佳能已将其首台纳米压印光刻机运送至德州电子研究所（TIE）的研发实验室，供其研发实验室使用。

据悉，该技术可以使用模具而非光将电路图案转移到半导体芯片上，进而生产出5纳米制程的芯片。

去年10月，这家日本跨国公司透露，它正在将使用纳米压印微影技术的半导体制造系统商业化，首台设备被命名为FPA-1200NZ2C，尺寸与一个房间相仿。

现在，这家形象巨头已将其中一台纳米压印微影设备运送至德州电子研究所——这是一个成立于2021年的半导体联盟，由德克萨斯大学奥斯汀分校以及众多芯片公司和其他公共部门和学术机构支持。该机器将用于先进半导体的研发和原型生产。

佳能表示，其纳米压印微影制程比使用更传统光学方法的竞争对手机器更便宜，且功耗更低。它不需要光源，而像荷兰巨头ASML等公司最新的光刻设备则涉及难以处理的极紫外 (EUV) 波长。

相比之下，纳米压印系统涉及使用模具将电路图案转移到芯片表面的抗蚀剂涂层上，就像盖章一样将其压印上去。这听起来很简单，但佳能坚称要使其可靠地工作存在许多问题，这就是为什么该首席技术官期以来被视为一项挑战。

业界专家们先前对佳能的纳米压印技术抱持怀疑态度，Gartner的分析师高拉夫‧古普塔（Gaurav Gupta）在佳能去年首次宣布这项技术时就表达了疑虑。他指出，在先进制程节点的研发和量产之间存在着巨大的差距。也就是说，在实验室里研发出来的技术，要实际应用到量产阶段，还有很多困难需要克服，例如生产效率、良率、成本控制等等。

尽管存在这些挑战，佳能声称可以将掩模上的精细电路图案忠实地复制到芯片上，进而实现最小线宽为14纳米的图案。它声称这相当于用于制造目前许多最先进逻辑芯片的5纳米制程技术。

但也有一个问题，那就是模具或遮罩是如何制作的。答案是，这些模具也是通过另一台机器制作的——当然，这台机器也是由佳能制造。

佳能光学产品副首席执行官岩本和典预计，五年内纳米压印微影设备的年销量将达到10到20台左右。

这台机器的目的地——TIE，在今年七月获得了五角大楼研究机构DARPA的8亿4千万美元资金，用于帮助开发下一代为美国军方服务的高性能半导体系统。这笔资金将用于创建一个全国性开放访问的研发和样品制造设施，并现代化两个大学内现有的制造设施。