延续摩尔定律！先进封装将迎接3D堆栈CPU/GPU时代

随着AIGC、8K、AR/MR等应用持续发展，3D IC堆栈与小芯片异质集成方案已成为满足未来高性能计算需求、延续摩尔定律的主要解决方案。台积电、英特尔等大厂近年纷纷扩大投入异质集成制造、设计有关之研发；EDA大厂Cadence更领先业界推出集成设计规划、物理实现和系统分析模拟工具的解决方案“Integrity 3D-IC”平台，向芯片3D堆栈迈出重要的一步。

2.5D、3D封装差异

2.5D与3D封装技术的主要差别在堆栈方式。2.5D封装是指将芯片逐一堆栈于中介层之上或通过硅桥相互联接，主要应用于拼接逻辑运算芯片和高带宽内存；3D封装则是垂直堆栈芯片的技术，主要面向高性能逻辑芯片、SoC制造。

CPU、HBM堆栈需求

AIGC、AR/VR、8K等应用急速发展，预期将掀起大量运算需求，尤其会带动能在短时间内处理巨量数据的并行计算系统。而为了突破DDR SDRAM的带宽限制以进一步提升并行计算性能，业界也持续扩大高带宽内存（HBM）的采用。此趋势导致以往“CPU，内存（如DDR4）”架构逐渐转向“2.5D形态小芯片，HBM堆栈”架构，而在运算需求持续增长下，未来也有望出现集成CPU、GPU或SoC的3D堆栈。

CPU未来将迈向3D堆栈。

3D堆栈HBM盛行，但CPU堆栈尚未广泛应用

HBM于2013年推出，是一种高性能SDRAM的3D堆栈架构，时至今日，堆栈多层HBM的封装形态已被广泛应用，而堆栈CPU/GPU的封装形态却未见起色。

主因归咎于三大点：1. 热传导，2. 热应力，3. IC设计。首先，3D堆栈构装在热传导上的表现向来较差，因此目前主要应用在内存堆栈上，毕竟内存功能操作所产生的热远低于逻辑运算所产生的热，单就目前内存堆栈产品而言，其所面临的热传问题几乎可以省略。

第二，热应力问题归咎于材料与材料间热膨胀系数（CTE）不匹配所致，加上芯片薄化后导入金属层应力，堆层结构造成应力分布越趋复杂，此现象对产品的可靠度有极大的负面影响。

最后，IC设计的问题则在于EDA tool不足，如CAD根本无法处理3D的设计法则，开发者则需以自行设计的工具处理制程需求条件，且3D封装形式设计复杂尚无定则，更增加了3D堆栈构装的设计、制程及测试成本。

EDA厂如何提出解决方案

Cadence于LIVE Taiwan 2023用户年度大会指出，其历经多年努力，终于陆续打造出Clarity 3D求解器、Celsius热求解器、信号／电源（SI/PI）解决方案Sigrity X等物理场模拟工具，能够解决热传导、热应力的模拟问题。而搭配Cadence完整的EDA工具，能够让“Integrity 3D-IC”平台能日益茁壮，并助力3D IC设计发展。

“3D IC”为半导体发展重要的设计趋势，然而它的难度与复杂性更胜其他项目，除了有数字IC逻辑设计的挑战外，更有模拟与多物理模拟的需求，因此跨平台的设计工具也是不可或缺。而EDA大厂Cadence的工具有助于壮大3D IC设计工具平台，相信能降低堆栈CPU、GPU或SoC以推升芯片运算性能的技术门槛。