台积电在2025年北美技术研讨会上透露，按计划于2024年第四季启动性能增强型的N3P（第三代3纳米级）制程量产。N3P将继承N3E，主要针对需要提升性能，同时保留3纳米级IP用户端和数据中心应用。而N3P技术将于今下半年由下一代N3X取代。

N3P是在N3E基础上的光学缩小版，保留相同的设计规则与IP兼容性，可在相同漏电率下提升5%性能，或者在相同频率下降低5-10%功耗，对于典型混合逻辑、SRAM与模拟电路的设计，还能带来约4%晶体管密度提升。

由于N3P的密度提升是来自光学制程改良，可对所有芯片结构实现更佳扩展，尤其是以SRAM为主的高性能设计。目前N3P制程已进入量产阶段，公司正为主要客户进行产品开发与布局。

N3X接棒N3P，支持3纳米级极限频率

至于下一代N3X，与N3P相比，可在相同功耗下将最高性能提升5%，或者在相同频率下降低7%的功耗。N3X最关键的优势在支持高达1.2V的电压，这对3纳米级制程是极限，可使需要极限频率的应用（如客户端CPU）达到绝对最高频率（Fmax）。这样的极限频率也有代价，如漏电功耗可能增加高达250%，因此芯片开发者采用1.2V电压设计N3X芯片时需格外谨慎。N3X芯片预计今年下半年量产。

台积电业务发展与全球销售资深副总裁兼副首席运营官张晓强（Kevin Zhang）表示，N3P已于去年底（2024年）开始量产，将持续优化3纳米制程。台积电的策略是新节点导入后，持续进行增强，帮助客户充分获取制程缩减的效益，“我们理解客户为了迁移到新节点，在生态系统中开发IP投入庞大资金，因此希望客户能在每个新制程投资中获益，台积电也会在产品层面提供增强支持”。

台积电在同一制程开发组件中提供多个制程迭代，例如N5、N5P、N4、N4P、N4C，尽可能延长公司昂贵设备的使用寿命，帮助客户最大限度重复使用其IP。虽然市场都期待2纳米制程，但大多数先进客户端处理器，如下一代iPhone、iPad及Mac仍将采用台积N3家族制程。

（首图来源：shutterstock）