AI新应用推升先进封装需求持续火热，除了连两年拼产能倍增的CoWoS之外，面板级封装（PLP）在台积电登高一呼下，成为当前市场热门讨论话题。业界传出，台积电初期PLP基板尺寸定锚，从原本倾向的515×510毫米，改由300×300毫米先行，目前设备商正紧锣密鼓配合客户开发中，预计最快2026年构建好“miniline”，2027年后发酵。

据了解，台积规划推出的PLP（面板级封装），是一种类似“矩形”的CoWoS-L技术概念。CoWoS-L结合了CoWoS-S和InFO技术的优势，具有多个LSI（局部硅互联）的重构中介层，可支持超过3.3倍光罩尺寸，用于芯片间的互联和RDL层的电源及信号传输。

据业界消息，台积电原本尺寸仍倾向长宽各515毫米与510毫米的矩形基板，尔后多方尝试600×600、300×300毫米等规格，初期决定先采用300×300毫米练兵。而选用该尺寸规格的主因，主要是考量“持有成本”（COO，Cost of Ownership）因素以及可支持的最大光罩尺寸（Reticle size）。

台积电总裁魏哲家在先前说明会曾提及，公司正在研究PLP（面板级封装），并预期三年后有望成熟。但他也坦言，目前尚未有成熟的解决方案，来支持大于10倍光罩尺寸（Reticle size）的芯片。以目前来看，台积电可做到3.3个光罩尺寸，并规划在2025-2026年推出5.5倍光罩尺寸的封装，直至2027年推进至9倍。

此外，设备商技术、规格等是否能够配合到位也是一大问题，越大的基板尺寸不仅翘曲问题更严重，在运输、封装制程转换时也容易出现损耗。因此，台积电先从300×300毫米起步，在2026年奠定好础后，等未来光罩尺寸技术逐步到位，有机会进一步放大PLP封装基板尺寸。

业界人士分析，尽管300×300毫米基板与一般12英寸芯片尺寸相近，不过，能达到高良率并避免翘曲问题，将四个边角有效运用，还是比采用12英寸芯片的封装成本更低，且生产更稳定并有效率。再者，设备机台规格可以从大尺寸往下兼容，当前设备商通过改机提供服务，也可以加快研发进程。

至于日月光、力成两大封测厂，业界透露，力成主力锁定515×510毫米，也有发展300×300毫米；而日月光集团则是走300×300、600×600毫米两种规格。据了解，日月光的600×600毫米，在高端应用上，有可能会在进行部分工序后进行基板切割，再走后面的工序。

半导体人士认为，芯片厂、封装厂在PLP基板尺寸规模选用上各有盘算，客户群也不尽相同，台积电主要锁定最金字塔等级客户。而封测厂在成本效益更胜芯片厂，可提供更具性价比的先进封装方案，让客户享有产品升级及有效降低成本的好处，金字塔顶端以下的市场皆是机会。

（首图来源：shutterstock）