JEDEC（固态技术协会）已正式发布HBM4标准，代号JESD238，这是一项全新内存规范，旨在应对AI工作负载、高性能计算（HPC）及先进数据中心日益提升的需求。

HBM4延续HBM系列采用垂直堆栈DRAM晶粒的设计特点，但带宽、能源效率与设计弹性相较前一代HBM3有显著升级。首先，HBM4支持最高8 Gb/s的传输速度，搭配2048位元界面，总带宽可达2 TB/s；每个堆栈中的独立信道数从HBM3的16条倍增至HBM4的32条。

电源效率方面，JESD270-4支持供应商专用的VDDQ（0.7V、0.75V、0.8V或0.9V）与VDDC（1.0V或1.05V），有助于在不同系统需求下降低耗电量、提升能源效率。

HBM4同时维持对现有HBM3控制器的兼容性，让单一控制器可同时支持HBM3与HBM4内存，简化导入流程，提升系统设计的弹性。此外，HBM4导入“定向刷新管理”（DRFM）机制，加强对Rowhammer攻击问题的防护，并提升可靠性、可用性与可维修性（RAS）功能。

容量部分，HBM4支持从4层、8层、12层和16层的DRAM堆栈配置，搭配24Gb或32Gb的DRAM芯片，每个堆栈的容量最高可达64GB。

值得注意的是，HBM4架构上的一项显著改变，是将指令总线（command bus）与数据总线（data bus）分离，以提升并行度并降低延迟。此设计目的是在多信道操作环境中提升性能，这类场景在AI与高性能计算（HPC）应用中特别常见。此外，HBM4也导入全新的实体界面与信号完整性改进，以支持更快的数据传输速率与更高的信道效率。

三星、美光、SK海力士预期在不久的将来会展示支持HBM4的相关产品，三星计划在2025年启动量产，满足来自AI芯片商与超大规模数据中心（hyperscalers）的需求。随着AI模型与HPC应用对计算资源的需求日益提高，内存系统需要提供更大的带宽与更高的容量，而HBM4标准为新一代内存技术提供明确的规格基础，有助于应对未来在数据吞吐与处理性能上的挑战。

（首图来源：shutterstock）