张晓强谈A14、A16、晶背供电更多细节，外媒归纳台积3大技术路线

台积电近期举办2025年北美技术论坛，发布多项先进制程、先进封装技术推进。外媒《Tom's Hardware》特地专访台积电业务开发资深副总裁张晓强，探讨半导体业最新趋势及台积电未来技术与策略布局。

该外媒称，台积电将提供不同领先制程技术，再根据各细分市场进行定制化，成为“所有人的芯片代工厂”（Everyone's Foundry）。换言之，为了满足不同市场需求，台积电将提供多种领先的制程技术，并围绕三种方向调整其技术路线，分别是先进的晶体管扩展、电源传输优化，以及多芯片（multi-chiplet）系统集成。

1.追求最大晶体管密度、最高性能效率

针对智能手机与个人计算机这类产品，台积电将提供N3P、N2、N2P与A14制程技术，针对“每瓦性能”进行优化，同时避免背面供电（backside power delivery）的复杂性与成本，使得行动与消费性SoC在面积效率与电池续航间取得最佳平衡。

2.以合理成本提供最佳电源，实现最高性能效率

对于功耗一千瓦以上的数据中心处理器，台积电计划2026年底推出配备晶背供电（BSPDN）网络的A16，随后在2029年推出配备超级电轨技术（Super Power Rail，简称SPR）的A14。

3.适用数据中心的多芯片封装解决方案

为满足数据中心等级AI基础设施对多芯片封装解决方案需求增加，台积电已扩展其先进封装技术组合，涵盖硅光子与嵌入式电源组件，打造一体化、高带宽、节能的系统方案。

谈到摩尔定律是否已死？张晓强认为，制程从5纳米发展到A14，目前看到的趋势是，每代电源效率提高约30%，并以每代20%左右的速度提高晶体管密度，性能则提升15%，与以往时代的进展基本上是一致的。

预期A14以下制程，张晓强表示台积电也有信心延续这个趋势，“从N2到A16的转变相当大，台积电完全有信心在2028年实现A14量产，实现大幅微缩，帮助客户受益于制程技术本身的进步优势”。

在问到是否提供无BSPDN版的A14和A12制程？张晓强观察，目前移动应用出现分歧，与高性能计算（HPC）处理器相比，移动应用的功耗没那么高，客户更倾向使用前端供电（front-side power delivery），这足以在功耗、性能与成本间取得良好平衡。

他也强调，在A14推出一年后，台积电将推出适用HPC应用的SPR版本。换言之，台积电将提供两种技术路线，让不同产品线能实现各自的优化目标。

张晓强称，台积电的技术平台针对不同应用来做定制化，例如在晶体管库（transistor library）层级，公司针对不同产品结构与应用设计专属的晶体管库；晶体管技术层级有SPR，封装技术又分CoWoS和InFO，前者主要被HPC和AI采用，后者则多被移动设备使用，会针对不同应用类别进行优化。

张晓强表示，目前光是3纳米已经有N3E、N3X、N3P、N3C这四个版本，这都是同一技术的不同衍生型，且彼此是兼容的。例如从N3E到N3P到N3C，客户可以重复使用大部分设计内容，帮助客户利用过去的产品设计或IP，通过制程优化进一步提升性能与良率。

值得注意的是，A16制程将采用SPR技术，由于电源连接从芯片正面完全转移到背面，需要大幅度的全新设计。张晓强指出，当改成晶背供电时，正面使用的组件库（cell library）仍可沿用大部分既有设计，只需进行最小限度修改，主要修改电源连接方式即可。

至于A14延伸家族，张晓强透露，“我们会延续过去几代（像2纳米）所采用的策略来发展A14。如果明年听到A14P或A14X的消息，我不会感到惊讶，之后也可能有A14C，主要都会遵循兼容、渐进式优化的理念。

最后谈到芯片级系统集成（SystemonWafer，SoW），张晓强认为这个趋势还在持续发展，客户希望扩大中介层（Interposer）的尺寸，来容纳更多的运算单元和HBM，也看到客户希望通过芯片级集成来满足未来需求，不过预期还要几年时间才会实现。

（首图来源：台积电）