魏哲家领军台积电技术论坛北美展开，发布A16先进制程及多项技术

台积电表示，在美国当地时间24日所举办2024年北美技术论坛，会中揭示其最新的制程技术、先进封装技术、以及三维集成电路 (3D IC) 技术，凭借此领先的半导体技术来驱动下一时代人工智能 (AI) 的创新。

台积电在北美技术论坛中，首度发布TSMC A16 TM技术，结合领先的纳米片晶体管及创新的背面电轨 (backside power rail) 解决方案以大幅提升逻辑密度及性能，预计于2026年量产。台积电也推出系统级芯片 (TSMC-SoWTM) 技术，此创新解决方案带来革命性的芯片级性能优势，满足超大规模数据中心未来对AI的要求。

台积电指出，适逢台积电北美技术论坛举办30周年，出席贵宾人数从30年前不到100位，增加到今年已超过2,000位。北美技术论坛于美国加州圣塔克拉拉市举行，为接下来几个月陆续登场的全球技术论坛揭开序幕，本技术论坛也设置创新专区，展示新兴客户的技术成果。

台积电总裁魏哲家指出，我们身处AI赋能的世界，人工智能功能不仅构建于数据中心，而且也内置于个人计算机、移动设备、汽车、甚至物联网之中。台积电为客户提供最完备的技术，从全世界最先进的硅芯片，到最广泛的先进封装组合与3D IC平台，再到串联数字世界与现实世界的特殊制程技术，以实现他们对AI的愿景。

技术论坛揭示的新技术包括：

随着领先业界的N3E技术进入量产及N2技术预计于2025年下半年量产，台积电在其技术蓝图上推出了新技术A16。A16将结合台积电的超级电轨 (Super PowerRail) 架构与纳米片晶体管，预计于2026年量产。超级电轨技术将供电网络移到芯片背面而在芯片正面发布更多信号网络的布局空间，借以提升逻辑密度和性能，让A16适用于具有复杂信号布线及密集供电网络的高性能计算 (HPC) 产品。相较于台积电的N2P制程，A16在相同Vdd (工作电压) 下，速度增快8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高达1.10倍，以支持数据中心产品。

台积电即将推出的N2技术将搭配TSMC NanoFlex技术，展现台积电在设计技术协同优化的崭新突破。TSMC NanoFlex为芯片设计人员提供了灵活的N2标准组件，这是芯片设计的基本构建模块，高度较低的组件能够节省面积并拥有更高的功耗效率，而高度较高的组件则将性能最大化。客户能够在相同的设计区块中优化高低组件组合，调整设计进而在应用的功耗、性能及面积之间取得最佳平衡。

台积电宣布推出先进的N4C技术以应对更广泛的应用，N4C延续了N4P技术，晶粒成本降低高达8.5%且采用门槛低，预计于2025年量产。N4C提供具有面积效益的基础硅知识产权及设计法则，皆与广被采用的N4P完全兼容，因此客户可以轻松转移到N4C，晶粒尺寸缩小也提高良率，为强调价值为主的产品提供了具有成本效益的选择，以升级到台积电下一个先进技术。

台积电的CoWoS是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高带宽内存(HBM)。同时，台积电的系统集成芯片 (SoIC) 已成为3D芯片堆栈的领先解决方案，客户越来越趋向采用CoWoS搭配SoIC及其他组件的做法，以实现最终的系统级封装 (System in Package，SiP) 集成。

台积电系统级芯片技术提供了一个革新的选项，让12英寸芯片能够容纳大量的晶粒，提供更多的运算能力，大幅减少数据中心的使用空间，并将每瓦性能提升好几个数量级。台积电已经量产的首款SoW产品采用以逻辑芯片为主的集成型扇出 (InFO) 技术，而采用CoWoS技术的芯片堆栈版本预计于2027年准备就绪，能够集成SoIC、HBM及其他组件，打造一个强大且运算能力媲美数据中心服务器机架或甚至整台服务器的芯片级系统。

台积电正在研发紧凑型通用光子引擎 (COUPETM) 技术，以支持AI热潮带来的数据传输爆炸性增长。COUPE使用SoIC-X芯片堆栈技术将电子裸晶堆栈在光子裸晶之上，相较于传统的堆栈方式，能够为裸晶对裸晶界面提供最低的电阻及更高的能源效率。台积电计于2025年完成支持小型插拔式连接器的COUPE验证，接著于2026年集成CoWoS封装成为共同封装光学组件 (Co-Packaged Optics，CPO)，将光连接直接导入封装中。

继2023年推出支持车用客户尽早采用的N3AE制程之后，台积电借由集成先进芯片与封装来持续满足车用客户对更高运算能力的需求，以符合行车的安全与品质要求。台积电正在研发InFO-oS及CoWoS-R解决方案，支持先进驾驶辅助系统 (ADAS)、车辆控制及中控计算机等应用，预计于2025年第四季完成AEC-Q100第二级验证。

(首图来源:tsmc linkedin)