半导体产业长期以来奉行的准则——摩尔定律，即芯片上的晶体管密度大约每两年增加一倍——正变得越来越难以维持。缩小晶体管及其之间内部连接的能力正在遇到一些基本的物理限制。特别是，当铜内部连接缩小时，它们的电阻率会急剧上升，这不仅降低了其传递资讯的能力，还增加了能耗。
业界一直在寻找替代的内部连接材料，望能让摩尔定律的步伐延续更久一点。石墨烯在许多方面都是一个非常有吸引力的选择：这种薄如纸张的碳材料具有出色的导电性和导热性，并且比钻石更坚固。
然而，研究人员在将石墨烯融入主流运算应用中一直面临两大挑战。第一，沉积石墨烯需要的高温不适合传统的CMOS制造工艺。第二，未掺杂的宏观石墨烯片的电荷载子密度相对较低。
现在，位于加州米尔皮塔斯的创业公司Destination 2D声称已经解决了这两个问题。Destination 2D的团队展示了一种技术，可以在300 °C的温度下将石墨烯内部连接沉积到芯片上的技术，这个温度足够低，适用于传统CMOS工艺。此外，他们还开发了一种掺杂石墨烯的方法，使其电流密度达到铜的100倍。根据Destination 2D的联合创办人兼CTO卡斯塔夫·班纳吉（Kaustav Banerjee）的说法，这是一项突破性成果。
“人们一直在尝试将石墨烯应用于各种应用，但在主流微电子领域，即CMOS技术，人们迄今为止还无法使用它，”班纳吉表示。
Destination 2D并不是唯一一家追求石墨烯内部连接的公司。台积电和三星也在努力提升这项技术。然而，班纳吉声称，Destination 2D是唯一一家能够直接将石墨烯沉积在晶体管芯片上的公司，而不是将内部连接分开生长后再附着到芯片上。
创业公司Destination 2D开发了一种与CMOS兼容的工具，能够在芯片规模上沉积石墨烯互联。图片来源：Destination 2D
石墨烯于2004年首次被分离出来，当时研究人员用胶带将石墨烯片从石墨块上拉下来。这种材料被认为非常有前景，甚至于在2010年获得了诺贝尔奖。（诺贝尔奖共同获得者康斯坦丁·诺沃萧洛夫（Konstantin Novoselov）现在是Destination 2D的首席科学家）。
然而，使用胶带从铅笔尖上小心地撕取石墨烯显然不是一种可扩展的生产方法。为了稳定地制造石墨烯结构，研究人员转向化学气相沉积 (CVD) 技术，利用碳气体沉积在加热基板上。但这通常需要的温度远高于CMOS制造的约400 °C最大操作温度。
Destination 2D使用了班纳吉在加州大学圣塔芭芭拉分校的实验室开发的压力辅助直接沉积技术。这项技术称为“压力辅助固相扩散”，使用了如镍等的牺牲金属薄膜。牺牲金属薄膜放置在晶体管芯片上，然后在其上方沉积碳源。接着，利用约410至550千帕 (60至80 psi) 的压力，将碳强制通过牺牲金属并在下方重新组合成干净的多层石墨烯。最后，移除牺牲金属，留下的石墨烯即可进行图案化处理。这项技术在300 °C的温度下即可运行，不会损坏下方的晶体管。
在石墨烯内部连接图案化之后，对石墨烯层进行掺杂以降低电阻率并提高其载流能力。Destination 2D团队使用了一种称为“插层法”的掺杂技术，其中掺杂原子在石墨烯片之间扩散。
掺杂原子可以变化——例如氯化铁、溴和锂。一旦植入，掺杂剂会将电子（或其在材料内的对应物电子空穴）提供给石墨烯层，从而提高电流密度。“插层化学是一个非常古老的主题，”班纳吉表示。“我们只是将这项技术引入石墨烯，而这是全新的。”
这种技术有一个很有前景的特点——与铜不同，随着石墨烯内部连接的缩小，它们的载流能力会提高。这是因为对于更细的线路，插层技术变得更有效。班纳吉认为，这将使他们的技术能够在未来支持多代半导体技术。
Destination 2D已经在芯片级展示了他们的石墨烯内部连接技术，并开发了适用于芯片级沉积的工具，可以在制造设施中实施。他们希望与芯片代工厂合作，将其技术用于研发，并最终实现量产。
