ASIC设计服务暨IP研发销售厂商智原科技宣布推出其最新的HiSpeedKit-HS平台，主要用来强化并简化高速界面IP子系统的验证流程。除了支持智原自有的IP外，第三方的界面控制电路也可通过HiSpeedKit-HS平台中的FPGA进行子系统的集成，并在系统上进行完整的软硬件验证。

HiSpeedKit-HS平台提供IP设计或系统集成，芯片设计者可在真实的SoC环境中进行界面IP的集成与系统测试。这个平台内置了Arm Cortex® A53处理器及智原自有的DDR 4 PHY、PCIe Gen 4 PHY和Gigabit以太网络PHY等高速界面IP，除了确保这些界面实体层PHY IP测试芯片通过系统验证之外，并进一步集成控制电路，以确保集成后的高速界面子系统完整度及品质，降低未来的集成风险，加速设计生产进程，并在各种系统软件应用上提供先期的性能体验。

智原科技首席运营官林世钦表示，我们的IP技术服务团队通过高效率的IP管理系统，融合多年经验，提供一站式IP解决方案，并支持系统上的调试协助。此外，HiSpeedKit-HS平台加速了IP子系统验证，降低风险及缩短设计集成时间，这是我们在提供高品质、高可靠度IP解决方案上的重要进展。

（首图来源：智原科技）